1. Базовые понятия курса: вычислительная машина (ВМ); вычислительная система (ВС).

Вычислительная машина ВМ – комплекс технических и программных средств, предназначенный для подготовки и решения задач пользователя.

Вычислительная система ВС – совокупность взаимосвязанных и взаимодействующих ВМ или процессоров, программного обеспечения, периферийного оборудования, предназначенного для подготовки и решения задач пользователя.

2. Широкое и узкое толкование понятия «архитектура ВМ».

Архитектура ВМ (в узком смысле) – описание средств доступных программисту, составляющему программу на языке машинных кодов. Сюда можно отнести перечень и формат команд, форму представления данных, механизм ввода вывода (вв-в), схема адресации.

Описание физических средств реализации конкретной ВМ, включающую состав устр-в, их особенности, параметры и характеристики будем характеризовать понятием организация ВМ.

Архитектура ВМ (в широком смысле) – объединяет узкую трактовку и организациию ВМ.

3. Уровни детализации вычислительной машины.

Уровни детализации ВМ

ВМ как законченный объект может рассматриваться с различных точек зрения, различными специалистами занимающимися проектированием, производством и эксплуатацией ВМ.

Круг вопросов, рассматриваемых в данной дисциплине ближе всего системному архитектору, и в зависимости от конкретных решаемых задач может детализироваться с той или иной глубиной.

Принято выделять 4 уровня детализации

1) Уровень черного ящика

ВМ рассматривается кА устройство способное хранить и перерабатывать инф и обмениваться ей с другими устр-вами или пользователями.

2) Уровень общей архитектуры

Предполагается описание ВМ как совокупности ее основных систем

3) Уровень описания компонент, отдельных систем, составляющих общую архитектуру

4) уровень описания отдельных компонент третьего уровня

4. Особенности поколения современных вычислительных машин (ВМ) и вычислительных систем (ВС)

Основные характеристики и особенности современных ВМ

На первых стадиях эволюции вычислительных средств смена поколений обуславливалась революционными технологическими прорывами (смена элементной базы), а каждое поколение имело довольно четко выраженые хронологические рамки. Начиная с 5-го поколения, четких границ очертить невозможно, а в ретроспективном плане смена поколений отражает новые качества возникающие в результате последовательного накопления частных достижений. При этом на 1-ый план выходят совершенствующиеся арх-ры, а технологические достижения отодвигаются на задний план и рассматриваются как средства обеспечения новых архитектурных решений

Основные черты присущие новому поколению ВМ

Начало 6-го поколения связывают с широтой использования систем с массовым параллелизмом (МРР-системы)

1) Использование параллельных вычислений

2) Высокая производительность присущая отдельным рабочим станциям

3) Взрывной рост информационно-вычислительных глобальных сетей, сетей с неограниченным территориальным охватом.

5. Понятие «алгоритм»; свойства алгоритма

В рамках этого раздела ВМ будем рассматривать как совокупность технических и программных средств, обеспечивающих автоматизацию обрабатываемых дискретных данных по заданному алгоритму.

Определяется алгоритм как конечный набор предписаний обеспечивающих решение задачи посредством конечного количества операций.

Алгоритм имеет свойства: дискретность, массовость, определенность, результативность.

Дискретность выражается в том, что алгоритм описывает действие над дискретной инф и сами действия дискретны.

Определенность означает, что в алгоритме указаны все предписанные действия, действия интерпретируются однозначно.

Массовость означает, что алгоритм решения задачи разрабатывается в общем виде, т.е. он должен быть применим для некоторого класса задач, различающихся лишь исходными данными

Результативность алгоритма заключается в получении результата за конечное число шагов

Перечисленные св-ва алгоритма предопределяют св-ва реализации на ВМ. Процесс порождаемый алгоритмом называют вычислительным процессом

В основе архитектуры современной ВМ лежит представление алгоритма в виде программы последовательных вычислений

6. Концепция машины с хранимой в памяти программой: сущность фон-неймановской вычислительной машины (ВМ); основные принципы, лежащие в ее основе.

Концепция машины с хранимой в памяти программой

ВМ, в которой определенным образом закодированные команды программы хранятся в памяти называется ВМ с хранимой в памяти программой. Все ВМ последних поколений основываются на концепциях Фон Неймана.

В основе концепции ВМ с хранимой в памяти программой лежат 4 принципа

1) Принцип двоичного кодирования

Все командные данные представляются (кодируются) двоичными значениями набором 0 и 1. Каждый вид инф использует формат представления. Последовательность битов в формате наделенном логическим смыслом называется полем в численном формате. Обычно выделяется поле знаков и поле значащих разрядов. В формате команды – поле кода операции, поле адресной части.

2) Принцип программного управления

Вычисления предусмотренные алгоритмом решения задачи выполнены согласно программе, состоящей из последовательности слов (команд). Каждая команда предписывает выполнение операции из набора операций, реализуемых данной ВМ.

Команды программы хранятся в последовательных ячейках памяти с последовательной нумерацией адресов. Команды выполняются в естественной последовательности т.е. в порядке их положения в программе. При необходимости изменения естественной последовательности команд используется специальная программа перехода. Решение об ее использовании принимается либо на основе результата предшествующего вычисления, либо безусловно.

3) Принцип однородности памяти

Это означает, что данные команды располагаются в ячейках единой области памяти и извне не различимы, а различимы только по способу использования. Такая идеология позволяет осуществлять над командами такие же операции, что и над числами, позволяет получать новую программу, в виде результата выполнения операций над командами другой программой. Эта идея используется в трансляторах.

разработка принстонского университета лежит в основе архитектур большинства ВМ.

Существует гарвардская архитектура с раздельной памятью, реализованная в кэш-памяти. Узкое место принстонской архитектуры – проблемы связанные с ограничением пропускной способности процессор-память.

4) Принцип адресности

Принцип заключается в том, что структура памяти организована в виде пронумерованных ячеек, причем процессору в любой момент доступно содержимое ячейки. Двоичные коды команд разделяются на единичные блоки называемые машинными словами, хранящимися в ячейках памяти. Для доступа к ячейкам используются их номера (адреса).

7. Структура фон-неймановской архитектуры вычислительной машины (ВМ). Структура ВМ с непосредственными связями; структура ВМ с общей шиной.

Информация на ВМ от периферийных устр-в ввода через модули (устр-ва) вывода поступают в основную память и далее обрабатываются основными программами. Результаты вычислительного процесса через модуль (устр-во) вывода передаются на периферийное устр-во вывода. Часть результатов передается во внешнюю память для долговременного хранения. Основная память в подавляющем большинстве случаев реализуется как память с произвольным доступом т.е. процессору в любой момент доступно содержимое ячейки.

Основная память делится на:

1) Оперативную память, хранящую слова используемые в вычислительном процессе

2) Постоянную память, ячейки которой содержат информацию предназначенную только для чтения и которая как правило не может быть изменена (перезаписана).

Оперативная память энергозависима т.е. информация хранится только в процессе работы.

Постоянная память не энергозависима.

Внешняя память реализована в виде накопителя на различных носителях, чаще всего на магнитных дисках. Эта память энергонезависима, отличается большим объемом и большим временем доступа.

Устр-во управления реализованное автоматическим выполнением программы путем реализации ф-ций управления, что позволяет работать ВМ как единой системе. Пересылка информации между любыми элементами, структурами инициируется сигналами управления, которые вырабатываются устр-вами управления. Сигнала управления используются для синхронизации и координации работы узлов и систем как самой ВМ, так и подключаемых периферийных устр-в.

Арифметико-логическое устр-во (АЛУ) выполняет арифметическую и/или логическую обработку входных переменных, в результате которой формируется выходная переменная. Помимо результата операции АЛУ формирует ряд признаков результата, характеризующих полученный результат и события произошедшие в ходе его получения (знак результата, рав-во нулю, четность, перенос).

Флаги используются устр-вом управления для анализа хода выполнения программы и изменения, при необходимости, естественной последовательности выполнения команд.

Устр-во управления и АЛУ совместно образуют структуру называемую центральным процессором.

Основные типы структур ВМ

Особенности определяющие достоинства и недостатки архитектуры ВМ изначально зависит от способа соединения (способа организации взаимодействия) основных структурных компонентов машины.

Различают 2 основных типа структур ВМ

1) Структура с непосредственными связями (классическая Фон Неймановская структура). Особенности связи в такой структуре (число линий в шине) определяется видом информации, характером и интенсивностью обмена. Основное достоинство такой структуры связано с возможностью устранения узких мест в информации, обмене путем изменения лишь отдельных связей, не затрагивая систему в целом. Основной недостаток – невозможность изменения, реконфигурации.

2) Структура на основе общей шины.

Общая шина служит для передачи всей информации. Достоинство – простота реализации ВМ, простота реконфигурирования. В каждый момент времени идет передача информации через шину. Основную нагрузку на шину создает общая информация между процессором и основной памятью, связанная с извлечением команды данных из памяти и запись в нее результатов вычислений. На долю операции ввода-вывода остается небольшая часть пропускной способности шины.

8. Структуры вычислительных систем (ВС): ВС с общей памятью; распределенная ВС.

Структура ВС с общей памятью. Применяется в многопроцессорных системах и не используется в многомашинных системах

Коммуникационная сеть вырождается в общую шину. Дополнительно к преимуществу структуры общей шины данная структура обладает тем достоинством, что обмен информацией между процессорами не требует дополнительных операций, а осуществляется благодаря доступу процессора к памяти.

Распределенная структура ВС. Характерна для объединения ВМ

Обмен информацией между составляющими системы осуществляется путем пересылки сообщений через коммуникационную сеть. Такой способ сообщения имеет свои издержки. Совершенствование архитектур ВС и ВМ определяется многочисленными факторами вызванные:

• технологиями

• экономичностью

• совершенствованием

Неумаляя достоинство этих факторов, основной вклад дает развитие технологий, а именно технологические достижения на каждом этапе дают не только возможность реализации идей, но и стимулирует появление новых идей.

9. Устройство управления (УУ) фон-неймановской вычислительной машины (ВМ): целевые функции УУ.

Целевые функции устр-ва управления

Устр-во управления ВМ реализует функции управления ходом вычислительного процесса, обеспечивая автоматическое выполнение команд программы.

Выполнение программы ВМ представляет собой последовательность машинных циклов. В ходе типового машинного цикла устр-вами управления реализуется несколько целевых функций.

На 1-ом этапе реализуется функция выборки команды из памяти. Затем следует ее декодирование. В большинстве случаев декодирование рассматривается не как этап машинного цикла, а как подэтап выборки команд.

На 2-ом этапе формируется адрес следующей команды, где реализуется следующая целевая функция.

На 3-ем этапе формируется адрес операнда, или адрес свободного перехода. На этом этапе реализуется следующая целевая функция, имеющая столько модификаций (способов реализации), сколько реализовано в системе.

На 4-ом этапе реализуется функция выборки операнда по исполнительному адресу, сформированному на 3-ем этапе.

На 5-ом этапе реализуется целевая функция выполнения операции. Кол-во модификаций этой целевой функции определяется кол-вом операций реализуемых конкретной ВМ. При выполнении различных команд кол-во этапов в машинном цикле может варьироваться. Так например операция сложения занимает от 3 до 5 этапов, число этапов команды условного перехода машинного цикла использует 3 этапа.

10. Модель устройства управления (УУ) фон-неймановской вычислительной машины (ВМ): входная информация, обрабатываемая микропрограммным автоматом (МПА) УУ; информация, формируемая МПА УУ.

Модель устр-ва управления. Для реализации своих функций устр-во управления должно иметь входы, на которые поступает информация о текущем состоянии системы и выходы, через которые реализуется управление поведением системы.

МПА – микропрограммный автомат.

Тактовые импульсы поступают от высокостабильного тактового генератора. С приходом каждого импульса определяющим начало нового такта устр-во управления инициирует выполнение одной или нескольких операций. На МПА поступает код операции из регистров команд, используемый для определения или установления микроопераций, которые должны быть выполнены в ходе текущего машинного цикла.

Флаги – сигналы, позволяющие судить о текущем состоянии процессора и в некоторых случаях для оценки результатов предшествующих операций, что используется при выполнении команд условного перехода. Сигналы из системной шины передают в устр-во управления запросы прерываний, подтверждений и т.д.

Внутренние сигналы – сигналы воздействующие на внутренние схемы процессора, относящиеся к одному из возможных типов:

1) Сигналы, вызываемые перемещением данных из регистра в регистр

2) Сигналы, инициирующие выполнение определенных функций операционным устр-вом в составе АЛУ.

Сигналы в системную шину – это либо управляющие сигналы в память либо управляемые сигналы в модули ввода вывода.

11. Структура устройства управления (УУ) фон-неймановской вычислительной машины (ВМ): состав управляющей и адресной частей УУ ВМ.

Вычислительный процесс ВМ состоит из последовательности элементарных действий ее основных структурных узлов.

Элементарные преобразования информации выполняемые в течение одного такта синхронизации (время между 2-мя соседними тактовыми импульсами) называются микрооперацией.

Совокупность сигналов управления, вызывающее одновременное выполнение микрооперации образует микрокоманду.

Последовательность микрокоманд определяющая содержание и порядок реализации машинного цикла называется микропрограммой.

Центральное звено устр-ва управления – микроавтомат своим названием отражает, что микропрограмма рассматривается как последовательность выполнения микроопераци названием отражает, что микропрограмма рассматривается как последовательность выполнения микроопераций.

Микропрограммные реализации целевых функций устр-в управления инициируется задающим оборудованием, входящим в состав управляющей части устр-ва управления.

Управляющая часть Устр-ва Управления координирует работу операционных устр-в, адресной части УУ, основной памяти и других основных систем ВМ. Адресная часть УУ обеспечивает формирование адресов команд и исполнительных адресов операндов основной памяти. Регистр команды включает в себя адресную часть (поле адреса) и операционную (поля, способы адресации, коды операций).

Регистр – это внутренние оперативные запоминающие устр-ва малой емкости и большого быстродействия, предназначенные для хранения промежуточных результатов исполнения операций. Регистр предназначен для принятия команды из запоминающего устр-ва.

МПА – на основании расшифровки операционной части команды вырабатывают определенную последовательность микрокоманд, вызывающих исполнение целевых функций УУ. МПА подразделен на: с жесткой логикой и с программируемой логикой.

Узел прерывания приоритетов позволяет реагировать на различные ситуации, возникающие как в ходе выполнения программы, так и обуславливается текущим состоянием машины.

Прерывания в ВМ – сигналы вызывающие изменения последовательность выполнения команд программы. Делятся на: аппаратные, логические, программируемые.

Адресная часть Устр-ва Управления включает в себя операционный узел УУ, регистр адреса и счетчик команд.

Регистр адреса используется для хранения исполнительных адресов операнда, а счетчик команд для выработки и хранения адресов команд. Содержимое регистра адреса и счетчика команд посылается/передается в регистр адреса основной памяти для выборки операндов и команд.

Операционный узел УУ (ОПУУ) – обрабатывает адресную часть команды, формирует исполнение адреса операндов и подготавливает адрес следующей команды при формировании команды перехода. В классическом варианте (Фон Неймановская машина) узел УУ является самостоятельным звеном и имеет индивидуальную аппаратную реализацию. В состав УУ конкретных реализаций ВМ могут входить некоторые другие узлы. Например, узел организации прямого доступа к памяти (DMA), контроллер прямого доступа обеспечивает совмещение во времени работы операционного устр-ва и обмена информацией между основной памятью и другими компонентами ВМ, повышая ее общую производительность. В некоторых реализациях ВМ все регистры объединяют в единый узел, с сохранением за ними их функций.

12. Операционные устройства (ОПУ) фон-неймановской вычислительной машины (ВМ): основные виды операций, реализуемые ОПУ. Структуры ОПУ ВМ.

В Фон Неймановской машине на АЛУ возлагается выполнение всех вычислительных и логических операций. Учитывая многообразие выполняемых операций и типов обрабатываемой информации, на практике следует говорить не о едином устр-ве, а о комплексе специализированных устр-в, каждое из которых реализует определенное подмножество операций.

Выделяют:

1) Операционные устр-ва целочисленной арифметики

2) Операционные устр-ва выполняющие логические операции

3) Операционные устр-ва десятичной арифметики

4) Операционные устр-ва обработки чисел с плавающей запятой

2 первые группы реализуются в виде единого операционного устр-ва.

В минимально достаточном варианте АЛУ может содержать аппаратуру (схему) реализации основных логических операций, сдвига, сложения и вычитания чисел в формате с фиксированной запятой. Опираясь на этот набор можно реализовать множ-во операций. С точки зрения машины такой подход нерационален.

Структура операционных устр-в

Набор элементов, на основе которого выполняются/строятся структуры различных операционных устр-в, называются структурным базисом. Типовой структурный базис включает в себя 3 компоненты:

1) регистры, обеспечивающие кратковременное хранение слов данных

2) управляемые шины, использующиеся для передачи слов данных

3) комбинационные схемы, реализующие вычисление функций, микроопераций и логических условий по управлению сигналами устр-ва управления.

Каноническая структура ОПУ формируется путем замены каждого элемента реализующего функции соответствующим элементом структурного базиса. Такой подход обладает максимальной производительностью, но имеет колоссальную аппаратную схемную избыточность. Поэтому на практике каноническая структура не используется, а применяется 1 из 2 наиболее популярных структур. Структура с жесткой логикой и с магистральной логикой.

В операционных устр-вах с жесткой логикой все комбинационные схемы жестко закреплены и распределены за своими «регистрами». Такое закрепление позволяет реализовать определенный набор микроопераций.

В операционных устр-вах с магистральной логикой все внутренние регистры объединены в один блок называемый регистром общего назначения, а все комбинационные схемы объединены в операционный блок. Структура с магистральной логикой обладает высокой универсальностью и одновременно высокой регулярностью, что обеспечивает относительно простую реализацию. Магистральная логика используется в большинстве ВМ.

13. Широкое и узкое толкования понятия «шина» вычислительной машины (ВМ). Организация шин фон-неймановской ВМ. Эволюция взаимосвязей основных частей ВМ. Понятие «транзакция» на шине ВМ.

Шина – это совокупность трактов передачи информации в ВМ, включает в себя линии передачи адресов, линии передачи данных, линии передачи сигналов управления и контроллер шины. Шина связывающая только 2 системы (2 устр-ва) называется портом.

В современных ВМ физическое исполнение шин осуществляется по-разному. Некоторые шины входят в состав больших интегральных схем и не доступны для внешнего подключения. Другие шины предназначенные для подключения периферийных устр-в, не только имеют соответствующие точки подключения (разъемы), но и хорошо стандартизированы, что обеспечивает возможность подключения устр-в от разных производителей.

Что бы охарактеризовать шину нужно описать следующее

1) совокупность сигнальных линий

2) Физические, механические, электрические параметры

3) используемые сигналы арбитража, состояния, управления, синхронизации.

Операции на шине принято называть транзакцией. Основные виды транзакции на шине это чтение и запись. Если речь идет о шине используемой для организации ввода-вывода, то говорят о соответствующих транзакциях вв-в, эквивалентных чтению и записи.

При обмене информацией по шине между двумя устр-вами, одно из них берет на себя управление процессом передачи, а может быть, как правило, наделено правами инициации транзакции. Такие устр-ва называют ведущими (Bus-Master)? Второе устр-во ведомое. Ведущее устр-во может захватить шину не только в собственных интересах, но и в интересах какого либо из ведомых устр-в. При наличие в системе нескольких ведущих устр-в, возможно возникновение конфликта при попытке захвата шины 2-мя или более устр-вами. Для предотвращения такой ситуации используется арбитраж, благодаря которому в каждый момент времени процессом обмена информации по шине управляет только одно из потенциально ведущих устр-в. Работа шин допускает передачу информации от одного ведущего устр-ва сразу нескольким ведомым, арбитраж для которых не требуется.

Как правило, информация передаваемая по шине доступна любому подключенному к шине устр-ву.

14. Виды шин фон-неймановской вычислительной машины (ВМ) с точки зрения их целевого назначения: основные особенности.

Одним из основных критериев определяющих характеристики шины, выступает ее целевое назначение. В этом плане в современных ВМ можно выделить 3 основные

1) Шина группы процессор-память

Обеспечивает непосредственную связь между ЦП и основной памятью, а точнее ее составляющей называемой оперативной памятью. В группу входит 2 шины:

1.1) связывает ЦП и динамическую оперативную память. Шину называют шиной переднего плана (FSB)

1.2) связывает ЦП со статической оперативной памятью 2-го уровня кэш-2 (BSB). Это самая скоростная и производительная шина ВМ, реализующая интенсивный трафик между ЦП и наиболее скоростной составляющей оперативной памяти. Для обеспечения максимального быстродействия с учетом того, что скорость передачи сигнала по шине приближается к физическому пределу, шина BSB выполняется максимально короткой, во избежание рассинхронизации связанной с распространением сигнала по шине. Время задержки 4 нс/м.

2) Шина ввода-вывода

Используется для обеспечения обмена информацией процессора и памяти с внешними устр-вами. С учетом большого разнообразия таких устр-в, шины вв-в унифицируются и стандартизируются. Скорость обмена информацией по шинам вв-в относительно не высока, за исключением шины связывающей процессор и память с видеосистемой. В силу этого шины могут иметь значительную длину и в них весьма часто используется передача адресов и данных по общим линиям (мультиплексирование), никогда не применяемая в шинах группы процессор-память и в шине видеосистем. Типичным представителем шин вв-в на примере ПК выступают PCI, USB, SCSI, IEEE1394.

3) Системная шина

В современных ВМ системной шине отводится роль звена, объединяющего в единичный комплекс группы шин разного назначения и обеспечивающего передачу сигналов управления, состояния и синхронизации от устр-в управления ЦПУ всем остальным системам и устр-вам ЭВМ.

15. Иерархия шин фон-неймановской вычислительной машины (ВМ): структуры взаимосвязей узлов ВМ с одной, двумя и тремя видами шин.

16. Характеристики шин вычислительных машин (ВМ): выделенные и мультиплексируемые линии; арбитраж шин; протоколы шин.

В современных ВМ в некоторых шинах линии адресов и данных объединяются в единую мультиплексированную шину. Такая линия функционирует в режиме раздельного времени и ее временной цикл разбит на интервалы передачи адреса и данных. Мультиплексированная линия предполагает наличие мультиплексора на одном конце шины и демультиплексора на другом. Мультиплексированные линии позволяют сократить время доступа к шине, но требуют осложнения логики обращения к шине. Главный недостаток заключается в потенциальном снижении производительности, поскольку исключена параллельная передача адресов и данных. Мультиплексированные линии применяются в шинах группы вв-в и никогда не используются в скоростных шинах группы процессор-память. Не применяется мультиплексирование и в шинах связанных с видеосистемами.

Арбитраж шин

В ВМ на роль ведущего устр-ва могут претендовать сразу несколько устр-в, но захватить шину может только одно из них. Для предотвращения конфликта разработаны арбитраж запроса и правило предоставления шины только одному устр-ву. Механизм арбитража строится на приоритетах присвоенных каждому из ведущих устр-в. Чем выше приоритет, тем выше шанс захвата шины. Приоритет может оставаться неизменным в течение всей работы (фиксированный, статический приоритет) или изменяться по какому-либо алгоритму (динамический). Использование статического приоритета теоретически может блокировать доступ к шине ведущими устр-вами устр-вам с низким приоритетам.

Протокол шин

Протоколом шин принято называть правило организации информирования о достоверности адреса, данных, управляющих сигналов и текущего состояния. В ВМ встречаются 2 класса протоколов шин: синхронные и асинхронные протоколы

Синхронные протоколы

В них все сигналы жестко привязаны к импульсам единого генератора тактовых импульсов. В силу этого синхронные протоколы требуют меньше сигнальных линий, значит проще в реализации чем асинхронные. Кроме того, как правило, не требуют дополнительной логики. Условным недостатком выступает их жесткая привязка к конкретной реализации и к конкретному уровню технологий ВМ. Поэтому в отдельных случаях, шина работающая с синхронным протоколом не в состоянии реализовать потенциальные возможности.

Асинхронные протоколы

В них для каждой группы линий шины формируется свой сигнал достоверности. До последнего времени преимущественное распространение имели в шинах группы вв-в асинхронные протоколы, а в системных шинах и шинах группы процессор-память синхронные протоколы.

17. Последовательность событий на шине в ходе транзакции при передаче данных между устройствами.

Частота шины определяется по формуле

18. Основные характеристики систем памяти вычислительных машин (ВМ).

В любой ВМ не зависимо от ее архитектуры, команды и данные хранятся в памяти. Функции памяти обеспечиваются запоминающими устр-вами (ЗУ), предназначенными для фиксации, хранения и выдачи информации в процессе работы ВМ. Процесс фиксации в ЗУ называется записью, а процесс выдачи – считыванием. Совместно они образуют процесс обращения к ЗУ.

ЗУ характеризуется рядом признаков:

1) Место расположения памяти

По этому признаку ЗУ делятся на процессорные, внутренние, внешние

К процессорным относятся скоростные виды памяти, регистры, кэш-память первого и иногда второго уровня.

К внутренней памяти относят кэш-память уровня выше 2, но иногда и 2-го уровня, динамическую оперативную память, постоянные ЗУ.

К внешней памяти относят медленные ЗУ большой емкости, реализованные в виде накопителей с носителями информации различной физической природы.

2) Емкость памяти

Характеризуется числом битов или байтов хранимых в ЗУ. На практике используются большие величины: k=106210; M=106220

3) Единица пересылки

Используется для основной памяти ВМ. Определяется совокупной шириной линии передачи данных, т.е. кол-вом бит одновременно передаваемых по линиям шин. Обычно единица пересылки принимается равной длине слова. Применительно к внешней памяти в качестве единиц пересылаемых данных как правило выступают блоки данных с размером многократно превышающим длину машинного слова.

4) Метод доступа к ЗУ

Всего существует 4 метода

4.1) Последовательный доступ

ЗУ с таким доступом строится по принципу хранения информации в виде последовательности блоков называемых записями. Для доступа к нужному элементу записи необходимо просмотреть все предшествующие записи. Отсюда время обращения зависит от места расположения записи в последовательности записей на носителе и от положения искомого элемента записи.

4.2) Прямой доступ

При таком методе каждая запись в ЗУ имеет уникальный физический и логический адрес однозначно определяющий ее положение на носителе. Обращение по прямому методу осущ в 2 этапа:

1) Осуществляется адресный доступ к началу записи содержащей искомый элемент

2) В режиме последовательного доступа ищется нужный элемент записи. Таким образом время доступа не фиксируется, но лежит в узком диапазоне значений.

4.3)Произвольный доступ

Запоминающее устройство с произвольным доступом (сокращённо ЗУПД или Запоминающее устройство с произвольной выборкой, сокращённо ЗУПВ от англ. Random Access Memory) — один из видов памяти, позволяющий времени получить доступ к любой ячейке по её адресу на чтение или запись. Это отличает данный вид памяти от устройств памяти с последовательным доступом, которым для установки на требуемую ячейку (сектор) нужно промотать все ячейки между требуемой и текущей.

4.4) Ассоциативный доступ

специальные устройства, для повышения производительности БД

5) Физический тип

5.1) Полупроводниковые

5.2) Магнитные

5.3) Оптические

6) Стоимость хранения единицы информации

19. Структура памяти вычислительных машин (ВМ): иерархия запоминающих устройств.

На нижнем уровне иерархии находится регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. Например, при частоте работы процессора 2 ГГц время обращения к его регистрам составит всего 0,5 нс.

Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре.

20. Основная память вычислительной машины (ВМ): состав; блочная организация памяти.

• Регистры ЦП

• Все виды оперативной памяти

• Постоянные ЗУ

Осн память характеризуют RAM. RAM – память произвольного доступа. Типичным для основной памяти является энергозависимость. Для большинства видов памяти операция записи и считывания требует  одного временного интервала. Исключением является ПЗУ.

Организация считывания

Возможность ускорения работы микросхем ЗУ ограничены. Быстродействие памяти касается интерфейсной части устр-в особенно части организации считывания информации. В данном случае под считыванием понимается способ доставки содержимого ячейки памяти на линии данных внешней шины.

21. Организация считывания информации из памяти вычислительной машины (ВМ): режимы считывания информации.

Существует 6 режимов считывания

1) Последовательный подход

Сигналы адреса и управления поступают на микросхему до начала такта (прихода синхроимпульса), в момент его прихода по переднему фронту вся информация запоминается во внешних регистрах. Через некоторое время (в пределах одного цикла) считанные данные появляются на линии шины. Момент появления определяется моментом прихода синхроимпульса.

2) Конвейерный подход

Отличается от 1) тем, что операцию чтения по предыдущему запросу можно продолжить в течение цикла следующего запроса. Время обращения разбивается на 2 интервала, в течение 1-го организуется доступ к массиву запоминающих элементов и извлекаются данные из ячеек, в течение 2-го реализуется передача данных на микросхемы, сопровождаемая детектированием состояния ячейки, усиления сигнала. Временные интервалы соседних циклов перекрываются.

3) Регистровый

Применяется сравнительно редко в отличие от рассмотренных, добавлен регистр на выходе микросхем, т.е. после считывания данные поступают на выходную шину, а записываются на выходной регистр. Эта операция осуществляется по переднему фронту синхроимпульса. А считывание данных из регистра и передача на шину осуществляется по заднему фронту синхроимпульса, таким образом время появления данных на шине определяется длительностью синхроимпульса.

4) Страничный

В основе страничного метода лежит то обстоятельство, что ячейка со смежными адресами, причем где все записанные элементы располагаются на одной строке условной матрицы, доступ ко второй и последующим ячейкам можно осуществить гораздо быстрее, чем к первой. Ячейкой принято называть строку условной матрицы. Если адрес строки, при очередном обращении остается прежним, то можно исключить временные затраты на обращение и осуществить лишь обработку столбца.

5) Пакетный

Представляет дельнейшую модификацию страничного режима. В основу положено то обстоятельство, что объем информации хранимой в отдельной ячейке в несколько раз меньше (по числу разрядов) чем ширина линии данных внешней шины. По принципу последнего занесения информации в ячейки памяти и последовательного обращения к ним при запросе по конкретному адресу на линии данных выходной шины памяти выставляются данные запрашиваемой ячейки и нескольки смежных следующих. Поскольку вероятность запросов последних достаточно высока, заметно сокращено время обращения к памяти за счет совмещенного времени обработки.

6) Удвоенной скорости

Сокращение времени обращения происходит за счет того что на 1-ом временном такте выдается удвоенный или учетверенный (DDR I и DDR II) импульс. Это эквивалентно кратному увеличению частоты работы памяти.

22. Статическая и динамическая память вычислительной машины (ВМ): основные особенности и характеристики.

Статическая память реализована на основе тонкопленочных технологий схожих с технологиями реализации процесса. Отдельная ячейка составляет собой схему триггерного типа, реализованную на 3-х, реже на 4-х транзисторах. Особенности: высокое быстродействие, сохранение информации при считывании, отсутствие саморазрядки. Существенным недостатком статической памяти является отсутствие возможности реализации хранения больших объемов информации в относительно небольших физических объемах структуры памяти (низкий удельный показатель)

Динамическая оперативная память. Ячейка такой памяти представляет собой схему из 2-х элементов, своеобразного микроконденсатора и ключевого транзистора, обеспечивающего заряд конденсатора при записи и разрядки при считывании. Микроконденсатор представляет собой малый физический объем структуры памяти способный накапливать и хранить электрический заряд (10-15 Ф). Сохранение информации в ячейке динамической памяти сопровождается ее периодическим восстановлением. Особенностью считывания единицы информации из ячеек динамической памяти является то, что информация разрушается, а значит нуждается в регенерации. Главным достоинством является возможность хранения больших объемов информации в небольших физических объемах структуры памяти.

23. Постоянная память вычислительной машины (ВМ);

ПЗУ в основе своей структуры имеют некую матрицу, в узлах которой могут размещаться перемычки реализованные в виде проводников, полупроводниковых диодов или активных элементов транзистора. Наличие перемычки эквивалентно хранению единицы.

Основной режим работы считывания, который в плане организации и длительности практически не отличается от считывания информации из динамической оперативной памяти. В техническом плане ПЗУ выполняется первоначально с прошивкой на стадии проектирования схемы. На смену пришли ПЗУ однократно программируемые после изготовления, которые в свою очередь сменили перепрограммированные ПЗУ. Запись в ПЗУ при перепрограммировании кардинально отличается от записи в оперативную память, протекает очень медленно и требует больших затрат энергии.

24. Системы ввода-вывода вычислительной машины (ВМ): основные функции; организация адресного пространства ввода-вывода; методы управления вводом/выводом.

Процедура вв-в сводится к записи информации в одни регистры и считыванию из других регистров. Такой подход позволяет рассматривать регистры ввода вывода как ячейки основной памяти и обращаться к ним с помощью обычных команд обращенных к памяти. При таком подходе команда вв-в в системе команд машины может отсутствовать. Такой подход в некоторых случаях может быть оправдан учитывая что кол-во операций вв-в в большинстве случаев не превышает нескольки процентов от числа операций выполнимых ВМ. Основной недостаток заключается в необходимости использования одних и тех же шин как для обмена информацией между процессором и памятью так и для систем вв-в. Учитывая низкое быстродействие последних, производительность всей машины снижается. Поэтому последнее время преимущественное распространение имеет система адресации модулей вв-в с выделением отдельного адресного пространства и используется специальная команда вв-в. Это позволяет разделить шины на «быстрые» и «медленные», а кроме того использовать в полном объеме основную память по прямому назначению.

Управление вводом-выводом

Существует 3 метода организации вв-в

1) Программа управляемая вв-в

В этом случае все действия по вводу или выводу информации инициируются центральным процессором и протекают под его контролем. Процессор при этом выполняет оценку состояния устр-ва вв-в и выдает соответствующие команды. Выдав команду процессор ожидает ее завершения, что учитывая разницу в быстродействии процессора и модуля вв-в, неизбежно ведет к простаиванию процессора

2) Управление по прерыванию

Метод похож на 1) с той разницей что процессор выдав команду на ввод или вывод не ожидая ее завершения, а продолжая выполнять др. команды. Свидетельством завершения команды вв-в является сигнал прерывания, поступающий процессору от модуля вв-в.

3) Прямой доступ к памяти (DMA)

При таком методе обмен информацией между внешними устр-вами и памятью выполняется без участи центрального процессора, что повышает эффективность работы вычислительных систем.

25. Архитектурные особенности процессоров вычислительных машин (ВМ): конвейеризация вычислений.

Конвейеризация – один из первых архитектурных приемов совершенствования процессов радикально отразившееся на производительность

Максимальное время выполнения самых продолжительных операций – Tmax. Очередная порция данных может поступать в входной регистр с интервалом не меньше Tmax. Если распределить функции выполняемые функциональным блоком между несколькими последовательными независимыми блоками ФБi с учетом того что каждый из них выполняет операции за временной интервал Tmax/n, где n – число блоков, можно получить заметный выигрыш в скорости появления (поступления) результатов на выходной регистр.

Распределение функций между блоками выполняется так, что время на их реализацию у всех блоков  одинаковое и составляет Tmax/3. Между функциональными блоками размещаются буферные регистры, предназначенные для хранения результатов операций выполненных блоком ФБi в случае если следующий за ним блок ФБi+1 еще не завершил выполнение операций и не готов к использованию результата работы блока ФБi. При такой организации работы данные на входной регистр конвейера могут поступать втрое чаще (в общем случае в n раз). При этом общая задержка от момента поступления 1-ой единицы данных на входной регистр до момента появления результата в выходном регистре составляет Tmax, последующие результаты появляются в выходном регистре с интервалом Tmax/n. Поскольку на практике не удается достичь одинаковых задержек в работе всех ступеней конвейера, его суммарная производительность снижается. Поскольку интервал поступления данных на конвейер определяется максимальным временем задержки какой либо из его ступеней. Поэтому на практике буферные регистры, а так же входные и выходные регистры заменяются буферной памятью, которая позволяет в значительной степени скомпенсировать издержки работы разных ступеней. Буферная память способна хранить некоторое множ-во машинных слов, поступление и выдача которых организована по принципу FIRST IN FIRST OUT.

26. Архитектурные особенности процессоров вычислительных машин (ВМ): подходы к решению проблемы обработки команд переходов.

Наибольшие издержки в работе процессорных конвейеров вызывает обработка команд условного перехода. Для сокращения издержек, а в некоторых случаях и устранения используются различные методы аппаратного характера, среди которых наиболее известны 4 подхода

1) Использование буфера предвыборки

Буфером предвыборки называется блок буферной памяти располагаемый между ступенью выборки команды и основной частью конвейера. В конвейере используется 2 буферных блока, работающих параллельно. Каждая извлеченная из памяти и помещенная в буфер команда анализируется блоком перехода. При обнаружении команды условного перехода блок перехода вычисляет исполнительный адрес точки перехода и параллельно с продолжением последовательной выборки команд в основной буфер блок перехода организует выборку команд в дополнительный буфер начиная с точки условного перехода. После этого блок перехода определяет исход команды условного перехода и в зависимости от результата подключает к оставшейся части конвейера либо основному либо дополнительному буферу. Основные недостатки данного метода связаны с необходимостью дублирования части схем, а главное с тем, что в случае когда команда условного перехода следует одна за другой или располагаются достаточно близко.

2) Организация параллельных потоков

Сущность этого метода сводится к дублированию начальных ступеней конвейера и созданию 2-х параллельных потоков команд. В одной из ветвей «раздвоенного» конвейера последовательность выборки и выполнения команд соответствует случаю выполнения условий перехода, а в другой – невыполнения. После проверки условного перехода оба потока сходятся в одной точке и дальнейшая обработка продолжается для правильной ветви конвейера. Основной недостаток связан с возникновением издержек в случае следования в команде подряд условных переходов.

3) Стратегия задерженого перехода

Суть метода заключается в продолжении обработки и выполнения команд программы не зависимо от исхода команды условного перехода. Речь только о командах, которые в любом случае должны быть выполнены независимо от исхода команды перехода и результат выполнения команды не влияет на исход перехода. Такие команды условно называются полезными. На этапе компиляции программы после каждой команды условного перехода вставляется команда «нет операции». Далее начинается оптимизация программы, в ходе которой делаются попытки замены каждой команды «нет операции» из числа полезных. В оптимизированной программе кол-во таких замен может достигать более 20%. Благодаря этому увеличивается ритмичность работы ступеней конвейера.

4) Предсказание переходов

Один из наиболее распространенных методов условных переходов. Идея заключается в том, что до момента выполнения команды условного перехода либо сразу после поступления ее на конвейер делается предположение о вероятном исходе команды условного перехода. Последующие команды выбираются/поступают на конвейер в соответствии с этим предположением. При ошибочном предсказании перехода все выполненные к тому моменту ненужные команды отбрасываются и осуществляется повторная загрузка конвейера, начиная с правильной точки программы. Такой вариант эквивалентен простою конвейера и связан с большими издержками. Но в случае правильного предсказания выигрыш так же оказывается очень заметным.

27. Концепция RAID. Повышение производительности дисковой подсистемы на основе RAID-массива. Повышение отказоустойчивости дисковой подсистемы на основе RAID-массива.

Для всех уровней:

• RAID представляет собой набор физических дисков, управляемых оперативными системами рассматриваемой как один логический диск

• Данные распределяются по всем физическим дискам

• Избыточное дисковое пространство используется для хранения дополнительной информации, позволяющей восстановить данные в случае сбоя или отказа одного из дисков.

Повышение производительности дисковой подсистемы

Достигается применением расширения или расслоения данных заключающегося в том, что данные и дисковое пространство разбивается на сегменты (узкие полосы) распределенные по разным дисковым массивам системы. Это позволяет осуществить параллельную запись/считывание данных распложенных на разных дисках. Теоретически производительность увеличивается во столько раз сколько дисков в массиве. Ширина полосы выбирается исходя из особенностей конкретной дисковой системы и может быть равна биту, байту, размеру сектора или размеру дорожки. Чаще всего логически последовательные полосы распределены по последовательным дискам массива т.е. в n-дисковом массиве n первых логических полос физически расположены как первые полосы на каждом из n дисков.

Набор логически последовательных полос одинаково расположенных на каждом диске массива называются поясом.

Повышение отказоустойчивости дисковой подсистемы на основе RAID-массива

Достигается за счет избыточного дискового пространства хранящего информацию, позволяющую обнаружить и скорректировать ошибки в дисковой системе. В RAID разных уровней используется следующие виды дополнительной информации:

• Дублирование данных

• Коды Хемминга

• Биты паритета

При дублировании данных одинаковые наборы данных хранятся на разных физических дисках. В случае отказа диска данные считываются с дублирующего диска. Избыточность 100%.

При использовании Кода Хемминга вычисляется код для каждого пояса дисковой системы. Корректирующие коды хранятся на отдельных дисках. Избыточность  40%.

При использовании битов паритета вместо Кода Хемминга для каждого пояса вычисляется контрольная полоса состоящая из битов паритета т.е. значение отдельного бита в этой полосе определяется как сумма по модулю 2 () одноименных битов контролируемых полос. Для хранения битов паритета хватает одного диска в независимости от числа диска с данными.

28. Параллелизм как основа высокопроизводительных вычислений. Понятие «гранулярность». Степени гранулярности.

В условиях всевозрастающих требований к росту производительности техники очевидными стали ограничения свойственные классической Фон Неймановской архитектуре связанные с исчерпанием основных идей ускорения последовательного счета. Дальнейшее развитие вычислительной техники связывают с переходом к параллельным вычислениям как в рамках отдельных ВМ так и путем создания многопроцессорных и многомашинных систем и сетей. Отличительной особенностью таких вычислительных систем является наличие в них средств, позволяющих организовать параллельные вычисления путем построения нескольких ветвей и реализации программ. Методы и средства организации параллельных вычислений зависит от того на каком уровне обеспечивается параллелизм.

Выделяют 4 уровня параллелизма

1) Уровень задания

Несколько независимых заданий одновременно выполняются на разных процессорах, практически не взаимодействую друг с другом. Такой уровень достигается в многопроцессорных системах, в многозадачном режиме

2) Уровень программ

Является частью общей задачи. Выполняется на множестве процессоров. Характерен для многопроцессорных систем.

3) Уровень команд

Выполнение команд разделяется на фазы нескольких последовательных команд, который могут обрабатываться одновременно за счет конвейеризации.

4) Уровень битов

При одновременной обработке нескольких бит машинного слова, то говорят о бит-параллельных операциях, реализующихся в большинстве однопроцессорных систем.

К понятию уровня параллелизма тесно прилегает понятие гранулярности. Под ней понимается мера отношения объема вычислений к объему информации, которой обмениваются вычислители в ходе выполнения параллельных вычислений.

Степень гранулярности варьируется от крупно- до мелко-зернистой

Крупно-зернистый параллелизм

Каждое параллельное вычисление (гранула) достаточно независимо от остальных. Редкий обмен информацией между параллельными вычислениями. Единицами распознавания выступают независимые программы насчитывающие тысячи команд. Уровень обеспечивающийся операционной системой.

Средне-зернистый параллелизм

Единицами распараллеливания выступают отдельные процедуры, счет команд в которых ведется на сотни. Такой уровень организуется программистом либо компилятором.

Мелко-зернистый параллелизм

Каждое элементарное вычисление мало и достигает порядка десятка команд. Единицей распараллеливания выступают отдельные выражения. Характерной особенностью выступает примерное равенство объемов вычислений и объемов обмениваемых данных.

29. Методы и средства реализации параллелизма: уровни параллелизма.

Эффективная организация параллельных вычислений требует рационального выбора соотношений между степенью гранулярности и величиной коммуникационных задержек.

Параллелизм уровня 1

Возможен между заданиями или их фазами. Если трактовать задание как совокупность независимых задач, то реализация этого уровня возможна и в однопроцессорных системах. В этом случае несколько задач могут находиться в памяти вычислительной системы, но в каждый момент времени выполняется только одна из них. Параллелизм в однопроцессорных системах возникает у нескольких независимых заданий. Имеются отдельные фазы (вычисление, запись в графический буфер, вв-в)

Параллелизм уровня 2

Этот уровень может быть реализован в 2-х случаях

1) когда в программе могут быть выделены независимые участки, которым допустимо выполняться одновременно

2) возможен в пределе программирования цикла, если его итерации независимы друг от друга

Общая форма параллелизма на уровне команд протекает из разбиения программ на подмножества. Разбиение называется декомпозицией, а возникающий параллелизм называется параллелизм данных.

Параллелизм уровня 3

Использует известные методы, носящие название «совмещение операций». В их основе лежит выполнение узлами ВМ одновременно более одной операции. Именно на этом уровне различают параллелизм и конвейеризацию. Для параллелизма характерно совмещение операций за счет наличия в вычислительной системе нескольких копий вычислительных устр-в. Конвейеризация основана на разделении команд на фазы обрабатываемые различными устр-вами.

Параллелизм 4 уровня

30. Классификация параллельных вычислительных систем (ВС) по М.Флинну. Понятие «поток». Классы архитектур параллельных ВС.

В основу классификации Флинна положено понятие потока, под которым понимается последовательность элементов команд или данных обрабатываемых процессором. В зависимости от кол-ва потоков команд и данных классификация Флинна различает 4 вида ВС.

1) SISD (одиночный поток команд и данных)

Команды обрабатываются последовательно. Каждая операция инициирует команду с одним потоком данных. Возможность использования конвейерной обработки не рассматривается.

2) MISD

В качестве примеров приводят процесс обработки искаженного сигнала несколькими процессорами по разным алгоритмам фильтрации сигнала. На сегодняшний день принято считать этот класс пустым поскольку не существует реального примера такой системы.

3) SIMD

ВС с такой архитектурой предполагает выполнение одной операции над несколькими потоками данных. Типичным представителем рассматривается матрица процессоров (АЛУ), работа которых координируется единичным устр-вом. Все процессоры получают одну и ту же команду и выполняют ее над своим локальным потоком данных.

4) MIMD (множественный поток команд и данных)

Этот класс широк, включает в себя все мультипроцессорные системы. Довольно часто принадлежность к этому классу зависит от трактовки описания системы.

Каждый элемент работает отдельно независимо от др. процессорных элементов и лишь изредка обмениваясь с ними результатами вычислений.

31. Симметричные мультипроцессорные системы. Показатели преимущества SMP-систем перед однопроцессорными системами.

В системах с общей памятью характеризуемых как сильносвязанные имеется общая память команды данных, доступных каждому процессорному элементу, путем использования общей шины, либо сетевых соединений. К такому типу ВС относится SMP и системы с неоднородным доступом памяти (NUMA).

Понятие SMP-системы относится и к архитектуре и к работе ОС. В общем случае SMP-систему можно охарактеризовать следующими признаками:

• имеется 2 или более процессорных элемента сопоставимой производительности

• процессоры совместно используют основную память системы и работают в единых виртуальных и физическом пространствах

• процессорные элементы связаны посредством общей шины или иными коммуникациями, обеспечивающими им равные права доступа к основной памяти

• все процессорные элементы разделяют доступ к устр-вам вв-в либо через общие либо через индивидуальные каналы, обеспечивающие подключение к любому из устр-в

• все процессорные элементы способны выполнять одни и те же функции

• любой из процессоров может обслуживать внешние прерывания

• SMP-система управляется интегрированной ОС, которая организует и координирует взаимодействие процессоров на уровне заданий, задач либо элементов данных.

Хотя технически SMP-системы симметричны, в процессе работы в определенные моменты времени в их работе присутствует некоторый перекос. Типичным примером этого является режим загрузки ОС, на время которого один из процессоров получает статус ведущего и управляет загрузкой.

Основные преимущества SMP-систем:

• Высокая производительность по сравнению с однопроцессорной системой в ситуациях когда подлежащая выполнению задача может быть разбита на параллельно выполняемые подзадачи

• Готовность системы , связанная с тем обстоятельством, что отказ любого из процессорных элементов не ведет к отказу всех системы а выполнявшиеся им функции перераспределяются между другими работоспособными процессорными элементами

• Расширяемость SMP-системы, под которой подразумевается возможность увеличения производительности системы за счет подключения новых процессорных элементов. С расширяемостью часто используется масштабируемость системы, которая характеризует возможность изменения показателей системы путем изменения числа процессорных элементов.

32. Архитектуры SMP-систем: с общей шиной; с коммутатором типа «кроссбар»; с многопортовой памятью; с централизованным устройством управления.

Существует 4 вида архитектур

1) SMP архитектура с общей шиной и разделением по времени

Обращение процессорных элементов к основной памяти и устр-вам вв-в реализуется с разделением по временным интервалам, в течение каждого из которых доступ к общей шине и разделенным ресурсам получает только один из промежуточных элементов. В сравнении с др. SMP системами основным недостатком такой архитектуры выступает меньшая производительность, частично компенсируемая использованием индивидуальной кэш-памяти каждым процессорным элементом.

2) Архитектура с коммутатором типа кросс-бар

Архитектура с коммутатором типа кросс-бар ориентирована на модульное построение основной памяти и призвана частично устранить ограничения присущие архитектуре с основной шиной. Матричный коммутатор кросс-бар обеспечивает множественность путей связывающих процессоры с модулями основной памяти, причем топологи связей может быть как двух так и трехмерной. В результате полоса пропускания такой системы по сравнению с общей шиной заметно расширяется. Реальный выигрыш в производительности по сравнению с общей шиной создается за счет ситуаций при которых разные процессоры обращаются к разным модулям памяти иначе возникает очередь как в общей шине. По логике матричного коммутатора в таких системах обычно выполняется связь процессоров с модулями вв-в. Архитектура основанная на матричном коммутаторе присуща не только SMP системам, но и системам с неоднородным доступом памяти NUMA и кластерными системами.

3) Архитектура с использованием многопортовой памяти.

Многопортовая организация модуля основной памяти и устр-в вв-в обеспечивают любому процессорному блоку прямой и непосредственный доступ к модулям основной памяти. Подобная организация взаимодействия значительно сложнее в реализации по сравнению с общей шиной или матричным коммутатором, поскольку требует реализации весьма сложной логии обращения основной памяти. Архитектура получила широкое распространение благодаря заметному увеличению производительности системы, обеспечивающему организацию индивидуальность связей между процессорами и модулями памяти. Еще одно преимущество связано с возможностью назначения каждому процессору своей локальной памяти в виде соответствующих модулей основной памяти, что на практике оказалось востребованным.

4) Архитектура с централизованным управлением

Централизованное УУ сводит вместе с последовательным распределением потоки данных между процессорами, памятью и устр-вами вв-в. При этом центральное УУ буферизирует запросы, выполняет их синхронизацию и организует арбитраж. Т.е. организация работы всей системы ложится на центральное управление. В следствие этого центральное устр-во оказывается весьма сложным в реализации, и становится потенциально узким местом в плане роста производительности.

33. Кластеризация как направление создания высокопроизводительных вычислительных систем. Понятие «кластер». Преимущества кластеризации. Методы кластеризации.

По производительности и коэффициенту готовности кластеризация представляет собой альтернативу SMP-системам. Во многих случаях обладает заметным преимуществом перед последними. Понятие кластер обычно определяется как группа взаимосвязанных ВС, работающих совместно, создавая единый вычислительный ресурс. В качестве узла кластера могут выступать однопроцессорные и многопроцессорные ВМ, а так же ВС классов SMP или MPP. Принципиальной особенностью кластерных систем является возможность функционирования каждого из ее узлов самостоятельно и при необходимости независимо от кластера. В силу этого условия кластерные системы являются слабосвязанными. Объединение узлов кластера обычно осуществляется высокоскоростной телекоммуникационной сетью.

Основным преимуществом кластера является абсолютная масштабируемость т.е. возможность создания кластеров, превосходящих по вычислительной мощности самые производительные одиночные машины. Наращиваемая масштабируемость заключается в том, что кластер не является замкнутой системой и количество узлов в нем может изменяться при необходимости. Повышенный коэффициент готовности достигаемый за счет того, что выход из строя отдельного узла (ов) кластера не вызывает отказа всей системы. С точки зрения аппаратного обеспечения кластер представляет собой совокупность ВС объединены сетью. Как правило в кластере организуются прямые связи между узлами.

Выделяют 3 метода кластеризации

1) Кластеризация с пассивным резервированием

Один из серверов берет на себя всю вычислительную нагрузку, в то второй остается пассивным, но готовым в любой момент принять на себя вычисления при отказе основного сервера. Основной сервер периодически высылает вторичному тактирующие сообщения. В случае их не получения в течение установленного периода времени, принимается решение об отказе первичного сервера и вторичный берет вычисления на себя. Этот метод повышает коэффициент готовности, но никак не влияет на производительность. Кроме того этому методу присущ еще 1 недостаток. Если между серверами взаимодействие происходит путем обмена сообщениями и при этом диски кластера не используются совместно, вторичный сервер не имеет доступа к базам данных на диске первичного сервера.

2) Метод активного вторичного сервера

Сегодня метод пассивного резервирования для кластеров не характерно, что вытекает из современного толкования «кластер». Активное резервирование может использовать самостоятельные серверы, серверы без совместного использования дисковых массивов и серверы с доступом к общим разделенным дисковым массивам. В 1-ом случае каждый уровень кластера рассматривается как самостоятельный сервер с собственными дисками ни один из которых не доступен остальным серверам. Схема обеспечивает высокую производительность при сохранении высокого коэффициента готовности. Недостатком метода (усложнением) выступает требование использования специального программного обеспечения для планирования распределения задач между серверами так, чтобы получить сбалансированную и эффективную нагрузку на них. Для сокращения коммуникационных издержек большинство кластеров в настоящее время строятся по схеме с подключением общих дисков. При 2-ом подходе множество серверов кластера разделяют во времени доступ к общему дисковому пространству, таким образом чтобы в каждый момент времени доступ к диску имел только один диск

При обмене информацией между узлами кластера используется один из двух программных подходов

• Передача сообщений опирающихся на явную пересылку информации между узлами кластера

• Распределение совместно используемой пометки

Второй отличается от первого тем, что обмен сообщениями между узлами осуществляется прозрачно, как для пользователя так и для администратора. Программное обеспечение кластера постоянно контролирует работоспособность его узлов путем периодической рассылки специальных сигналов Reepalive. Кластеры хорошо масштабируются в плане производительности за счет относительно простого добавления узлов.

34. Топологии малых кластеров: кластерных пар; N + 1; N х N; с полностью раздельным доступом.

1) Топология кластерных пар

Применяется для 2-х и 4-х узловых кластеров. Узлы соединены попарно. Дисковые массивы подключены к общим узлам пары и каждый из узлов имеет доступ ко всем дискам. Один из узлов кластерной пары является резервным для другого. 4-х узловая кластеризация представляет собой простое расширение 2-х узловой. Обе кластерные пары рассматриваются как единое целое в плане администрирования и управления. Отказоустойчивость такой топологии создается внутри отдельной пары поскольку устр-во каждой пары узлов не имеет физической связи с другими кластерными парами.

2) Топология кластера по схеме N+1

Используется для 2,3,4-х узлов. Каждый дисковый массив в кластере подключается к двум узлам, один из который общий для всех дисков, т.е. число дисков меньше числа узлов на единицу. Дисковые массивы организуются по схеме Raid1. Узел подключенный ко всем дискам служит в качестве резервного и обеспечивает высокую готовность в паре с любым узлом.

3) Топологи по схеме N x N

Используется для 2,3,4-х узлов кластеров, но в отличие от 2-ой топологии обладает большей гибкостью и лучшей возможностью масштабирования. Здесь все узлы кластера имеют доступ ко все дискам. Строится по схеме Raid1. Масштабируемость проявляется в возможности добавления как новых узлов так и дисковых массивов без изменения соединений в существующей схеме. Такой подход позволяет организовать каскадную схему отказоустойчивости, при которой функции отказавшего узла переносятся на резервный и т.д. пока не останется последний.

4) Топология с полностью разделенным доступом

Используется весьма редко при работе с приложениями, для которых характерна архитектура с полностью разделением доступа к данным. Каждый дисковый массив связан только с одним своим узлом.